東芝、IoTに応用可能な集積回路向け混載プロセスを開発

By on 2015-07-07

東芝は6日、マイコン・無線通信IC向けに2種類の混載プロセスを開発したと発表した。

1つ目は、65nmのロジックプロセスをベースとした、フラッシュメモリとロジック回路の混載プロセス(以下、65nm-フラッシュ)。米シリコンストレージテクノロジーの第3世代SuperFlashセル技術を加えることで、回路設計や製造プロセスを最適化し、消費電力を削減した。65nm-フラッシュを用いたマイコン製品では、従来比60%減の電力で動作するという。適用製品の第1弾を、2016年6月までにIoT市場に向けて開発する予定。

2つ目は、130nmロジックプロセスと130nmのアナログパワープロセスをベースとした、シングルポリ不揮発性メモリとロジック回路の混載プロセス(以下、130nm-NVM)。台湾YMCのシングルポリMTPメモリセルを採用し、これまで複数のチップで対応していた機能を単一のチップで実現可能とすることで、適用した製品を小型化できる。130nm-NVMは、主に電源ICでの適用を想定している。

65nm-フラッシュの適用製品は2016年第2四半期、130nm-NVMの適用製品は2015年第4四半期のサンプル出荷をそれぞれ予定している。

■マイコン・無線通信IC向けフラッシュメモリとロジック回路の混載プロセスの開発について | 07 | 東芝 セミコンダクター&ストレージ社
http://toshiba.semicon-storage.com/jp/company/news/news-topics/2015/07/corporate-20150706-1.html